ポテトチップス・米菓・スナック菓子
ポテトチップス・米菓・スナック菓子
ウエハース・ツイスト菓子・ポン菓子
キャンディー、ゼリー、チョコレート
キャンディ・グミ・チョコレート
ゼリー・仙草ゼリー
低カロリーこんにゃくゼリー
即席麺&即席一人鍋
即席麺・ラーメン
即席一人鍋
米麺
粥、ゆで卵、総菜、シリアル、レトルトご飯
おかゆ&インスタントデザート
インスタントご飯・粥・インスタントスープ
ソース・ピクルス
ゆで卵・惣菜・缶詰
鍋の素・調味料
鍋スープの素
たれ
炒めソース・調味料
スープ・マリネ
醤油・オイスターソース
お酢
チリソース&あんこ
料理用ワインとスパイス
塩・砂糖
調味料・BBQソース
ドレッシング・トマトソース・カレー
ソフトドリンク
ジュース
炭酸水
炭酸飲料・ソーダ
エナジードリンク
コーヒー
コーヒー飲料
インスタントコーヒー
ドリップコーヒー
お茶
お茶飲料
ティーバッグ
茶葉
インスタントティー・濃縮ジュース
スキンケア・基礎化粧品
化粧落とし・クレジング
洗顔料
フェイシャルコットン・タオル
化粧水
美容液・バリューセット
乳液・フェイスクリーム
アイ・リップケア
🌞日焼け止め
シミ・ニキビケア
フェイスケア美容家電
メンズ用品
メイク用品&香水
化粧下地
ファンデーション・コンシーラー・パウダー
チーク
ハイライㇳ・シェーディング
アイブロウ・眉マスカラ
アイライナー
マスカラ・マスカラ下地・つけまつげ
アイシャドウ・アイシャドウベース・メイクアップセット
口紅・リップグロス
ネイル・ネイル用品
メイクアップ・ケア用品
香水・ヘアフレグランス
ベビーケア用品
紙おむつ・おしりふき
ベビー用洗面用品
ベビー用健康用品
ベビー用お食事用品
ベビー寝具
ベビー用アウトドア用品
離乳食・ベビーフード
粉ミルク
ベビーフード
ベビー用おやつ
ベビー用サプリメント
過去に閲覧した商品
{{email ? __('Got it!') : __('Restock Alert')}}
商品が再入荷され次第、すぐにメールでお知らせします。
商品が再入荷されたら、メールでお知らせします {{remindEmail}}

Jingdong book
基于VHDL的CPLD/FPGA开发与应用
製品説明
商品の詳細を全て表示
Content Description
《基于VHDL的CPLD/FPGA开发与应用》以Xinlinx公司和Alter公司的CPLD/FPGA开发环境为基础,对VHDL硬件描述语言、CPLD/FPGA开发应用及相关知识做了系统和完整的介绍,使读者掌握CPLD/FPGA在电路设计中的基本方法及实用技术。全书共分8章。第1章介绍EDA基本概念和CPLD/FPGA开发的基本设计方法;第2章介绍几种PLD器件的典型结构和原理;第3章、第4‘章介绍VHDL语言的基本概念、框架和语法知识;第5章介绍典型的数字电路的VHDL参考设计;第6章介绍可编程器件的开发环境;第7章介绍片上可编程系统SOPC的设计入门;第8章以数据采集系统中控制器的设计为例,详述了VHDL语言在实际工程设计中的应用。《基于VHDL的CPLD/FPGA开发与应用》可作为高等学校电气信息类、电子信息类及其他相近专业本科生和研究生教材,也可作为有关工程技术人员的参考书。同时,也希望对于从事数据采集技术研究的技术人员能有一定的帮助。
Catalogue
第1章 概述
1.1 EDA技术的发展概况
1.2 EDA技术的基本内容
1.3 可编程逻辑器件
1.4 软件开发工具
1.5 硬件描述语言概述
1.6 基于EDA软件的CPLD/FPGA设计流程
1.7 IP核
第2章 可编程逻辑器件
2.1 概述
2.2 简单可编程器件
2.2.1 PLD的基本结构
2.2.2 PLD的表示方法
2.2.3 PROM
2.2.4 PLA
2.2.5 PAL
2.2.6 GAL
2.3 CPLD
2.3.1 CPLD的基本结构与工作原理
2.3.2 常用的CPLD器件
2.4 FPGA
2.4.1 查找表
2.4.2 FPGA的基本结构和工作原理
2.4.3 常用的FPGA器件
2.5 CPLD与FPGA的比较
第3章 硬件描述语言VHDL的基本框架介绍
3.1 概述
3.1.1 硬件描述语言的简介
3.1.2 VHDL与高级语言的联系与区别
3.2 VHDL的基本结构
3.2.1 实体说明
3.2.2 结构体(构造体)
3.2.3 库、程序包及配置
3.3 VHDL语言要素
3.3.1 数据对象
3.3.2 数据类型
3.3.3 基本运算符
3.3.4 属性
3.4 VHDL语言的结构体描述方式
3.4.1 行为描述方式
3.4.2 数据流描述方式
3.4.3 结构化描述方式
第4章 VI-IDL典型语句
4.1 VHDL顺序语句
4.1.1 赋值语句
4.1.2 条件控制语句
4.1.3 循环语句
4.1.4 其他顺序语句
4.2 VHDL并行语句
4.2.1 进程语句
4.2.2 并行信号赋值语句
4.2.3 元件说明与元件例化语句
4.2.4 生成语句
4.2.5 块语句
4.3 子程序
4.3.1 函数
4.3.2 过程
4.4 程序包、配置
4.4.1 程序包
4.4.2 配置
第5章 常用数字逻辑电路与VI-IDL描述方法
5.1 组合逻辑电路的设计
5.1.1 加法器
5.1.2 编码器、译码器
5.1.3 多路选择器、多路分配器
5.1.4 三态门及数据缓冲器
5.2 时序逻辑电路
5.2.1 时钟信号与进程
5.2.2 触发器的描述与置位、复位方式
5.2.3 寄存器
5.2.4 计数器
5.3 有限状态机的设计
5.3.1 状态转换图与有限状态机
5.3.2 Moore型的有限状态机设计
5.3.3 Mealy型的有限状态机设计
5.4 存储器的设计
5.4.1 只读存储器
5.4.2 随机存储器
5.4.3 FIFO(先进先出堆栈)
5.5 仿真方法
5.5.1 测试平台的概念
5.5.2 测试平台的编写
5.6 毛刺及其消除
5.6.1 毛刺及其产生的原因
5.6.2 毛刺的消除
5.7 CAN总线控制器
5.7.1 CAN总线协议
5.7.2 CAN通信控制器的基本框架
5.7.3 CAN通信控制器的具体实现
第6章 可编程器件的开发环境
6.1 QuartusⅡ使用入门
6.1.1 QuartusⅡ软件的用户界面
6.1.2 QuartusⅡ软件的开发流程
6.2 XilinxISE使用入门
6.2.1 XilinxISE软件的用户界面
6.2.2 XilinxISE软件的开发流程
第7章 SOPC设计入门
7.1 SOPC的基本概念
7.1.1 SOPC及其技术
7.1.2 NiosⅡ软核SOPC系统及组件
7.2 SOPC的硬件开发环境及硬件开发
7.2.1 SOPCBuilder简介
7.2.2 SOPC的硬件开发
7.3 SOPC的软件开发环境及软件开发
7.3.1 NiosⅡIDE软件开发环境
7.3.2 NiosⅡ外设及其编程实例
7.4 自定义外设的开发
7.4.1 自定义外设的VHDL描述
7.4.2 封装为SOPCBuilder组件
7.4.3 在Nios系统中添加组件
7.4.4 自定义外设的应用
第8章 数据采集中的控制器设计
8.1 数据采集的基础知识
8.1.1 采集速度与电路结构的关系
8.1.2 A/D分辨率和数据输出格式
8.1.3 信号采样周期
8.1.4 信号处理方式
8.1.5 多通道数据采集
8.1.6 触发方式
8.1.7 负延迟触发
8.1.8 常见的数据采集系统的组织结构
8.2 典型数据采集系统中的控制电路设计
8.2.1 低速多路数据采集系统中控制电路设计
8.2.2 带FIFO缓冲存储的多通道数据采集控制电路设计
8.2.3 流式信号实时处理算法的寄存器组与A/D转换控制电路设计
8.2.4 存储式数据采集系统中负延迟触发的控制电路设计
参考文献
1.1 EDA技术的发展概况
1.2 EDA技术的基本内容
1.3 可编程逻辑器件
1.4 软件开发工具
1.5 硬件描述语言概述
1.6 基于EDA软件的CPLD/FPGA设计流程
1.7 IP核
第2章 可编程逻辑器件
2.1 概述
2.2 简单可编程器件
2.2.1 PLD的基本结构
2.2.2 PLD的表示方法
2.2.3 PROM
2.2.4 PLA
2.2.5 PAL
2.2.6 GAL
2.3 CPLD
2.3.1 CPLD的基本结构与工作原理
2.3.2 常用的CPLD器件
2.4 FPGA
2.4.1 查找表
2.4.2 FPGA的基本结构和工作原理
2.4.3 常用的FPGA器件
2.5 CPLD与FPGA的比较
第3章 硬件描述语言VHDL的基本框架介绍
3.1 概述
3.1.1 硬件描述语言的简介
3.1.2 VHDL与高级语言的联系与区别
3.2 VHDL的基本结构
3.2.1 实体说明
3.2.2 结构体(构造体)
3.2.3 库、程序包及配置
3.3 VHDL语言要素
3.3.1 数据对象
3.3.2 数据类型
3.3.3 基本运算符
3.3.4 属性
3.4 VHDL语言的结构体描述方式
3.4.1 行为描述方式
3.4.2 数据流描述方式
3.4.3 结构化描述方式
第4章 VI-IDL典型语句
4.1 VHDL顺序语句
4.1.1 赋值语句
4.1.2 条件控制语句
4.1.3 循环语句
4.1.4 其他顺序语句
4.2 VHDL并行语句
4.2.1 进程语句
4.2.2 并行信号赋值语句
4.2.3 元件说明与元件例化语句
4.2.4 生成语句
4.2.5 块语句
4.3 子程序
4.3.1 函数
4.3.2 过程
4.4 程序包、配置
4.4.1 程序包
4.4.2 配置
第5章 常用数字逻辑电路与VI-IDL描述方法
5.1 组合逻辑电路的设计
5.1.1 加法器
5.1.2 编码器、译码器
5.1.3 多路选择器、多路分配器
5.1.4 三态门及数据缓冲器
5.2 时序逻辑电路
5.2.1 时钟信号与进程
5.2.2 触发器的描述与置位、复位方式
5.2.3 寄存器
5.2.4 计数器
5.3 有限状态机的设计
5.3.1 状态转换图与有限状态机
5.3.2 Moore型的有限状态机设计
5.3.3 Mealy型的有限状态机设计
5.4 存储器的设计
5.4.1 只读存储器
5.4.2 随机存储器
5.4.3 FIFO(先进先出堆栈)
5.5 仿真方法
5.5.1 测试平台的概念
5.5.2 测试平台的编写
5.6 毛刺及其消除
5.6.1 毛刺及其产生的原因
5.6.2 毛刺的消除
5.7 CAN总线控制器
5.7.1 CAN总线协议
5.7.2 CAN通信控制器的基本框架
5.7.3 CAN通信控制器的具体实现
第6章 可编程器件的开发环境
6.1 QuartusⅡ使用入门
6.1.1 QuartusⅡ软件的用户界面
6.1.2 QuartusⅡ软件的开发流程
6.2 XilinxISE使用入门
6.2.1 XilinxISE软件的用户界面
6.2.2 XilinxISE软件的开发流程
第7章 SOPC设计入门
7.1 SOPC的基本概念
7.1.1 SOPC及其技术
7.1.2 NiosⅡ软核SOPC系统及组件
7.2 SOPC的硬件开发环境及硬件开发
7.2.1 SOPCBuilder简介
7.2.2 SOPC的硬件开发
7.3 SOPC的软件开发环境及软件开发
7.3.1 NiosⅡIDE软件开发环境
7.3.2 NiosⅡ外设及其编程实例
7.4 自定义外设的开发
7.4.1 自定义外设的VHDL描述
7.4.2 封装为SOPCBuilder组件
7.4.3 在Nios系统中添加组件
7.4.4 自定义外设的应用
第8章 数据采集中的控制器设计
8.1 数据采集的基础知识
8.1.1 采集速度与电路结构的关系
8.1.2 A/D分辨率和数据输出格式
8.1.3 信号采样周期
8.1.4 信号处理方式
8.1.5 多通道数据采集
8.1.6 触发方式
8.1.7 负延迟触发
8.1.8 常见的数据采集系统的组织结构
8.2 典型数据采集系统中的控制电路设计
8.2.1 低速多路数据采集系统中控制电路设计
8.2.2 带FIFO缓冲存储的多通道数据采集控制电路设计
8.2.3 流式信号实时处理算法的寄存器组与A/D转换控制电路设计
8.2.4 存储式数据采集系统中负延迟触发的控制电路设计
参考文献
Book Abstract
第2章 可编程逻辑器件
2.4 FPGA
FPGA(Field Programmable Gate Array)即现场可编程门阵列,是大规模可编程逻辑器件除CPLD外的另一类PLD器件。前面提到的CPLD和简单PLD都是基于乘积项的可编程结构,即可编程的与阵列和固定的或项组成,而FPGA使用可编程的查找表(Look Up Table,LUT)结构,用静态随机存储器SRAM构成逻辑函数发生器,它的集成度高于CPLD。
2.4.1 查找表
查找表是现场可编程门阵列的最小逻辑构成单元,其本质上就是一个基于SRAM的逻辑函数发生器。
目前,FPGA中大多使用4输入的LUT,所以每一个LUT可以看成一个有4位地址线的16×1的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后,PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果,并把结果事先写入RAM,
这样每输入一个信号进行逻辑运算就等于输入一个地址进行查表,找出地址对应的内容,然后输出即可。
……
2.4 FPGA
FPGA(Field Programmable Gate Array)即现场可编程门阵列,是大规模可编程逻辑器件除CPLD外的另一类PLD器件。前面提到的CPLD和简单PLD都是基于乘积项的可编程结构,即可编程的与阵列和固定的或项组成,而FPGA使用可编程的查找表(Look Up Table,LUT)结构,用静态随机存储器SRAM构成逻辑函数发生器,它的集成度高于CPLD。
2.4.1 查找表
查找表是现场可编程门阵列的最小逻辑构成单元,其本质上就是一个基于SRAM的逻辑函数发生器。
目前,FPGA中大多使用4输入的LUT,所以每一个LUT可以看成一个有4位地址线的16×1的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后,PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果,并把结果事先写入RAM,
这样每输入一个信号进行逻辑运算就等于输入一个地址进行查表,找出地址对应的内容,然后输出即可。
……
Introduction
随着可编程逻辑电路和:EDA技术的发展,现代电子设计技术进入一个全新的阶段。可编程逻辑器件已经是电子设计的一个重要技术基础,在逻辑电路设计及嵌入式系统设计方面,以CPLD/FPGA为代表的可编程逻辑器件已经逐步取代了传统的标准器件。传统的基于原理图设计方法已经不再适用于大型逻辑电路的设计,而硬件描述语言在这方面显示出了强大的优势。
VHDL硬件描述语言,以其强大的行为描述能力、灵活的语句表达风格和多层次的仿真测试手段,受到业界的普遍认同和广泛的接受。本书以实用性和可操作性为基点,以掌握基于VHDL的CPLD/FPGA开发能力为目标,通过细致的概念讲解、大量的设计实例,系统地讲述了VHDL硬件描述语言、CLPD/FPGA开发技术和逻辑电路的模块化设计方法。
目前,电子系统的设计已进入可编程片上系统SOPC时代。SOPC集成了硬核或软核CPU、锁相环、存储器、输入/输出接口及可编程逻辑,可以灵活、高效地解决SOC方案,大大缩短设计周期。本书第7章选用Altera公司的QuartusⅡ7.2作为soPc的设计工具,简要介绍soPc设计的流程,通过实例让读者了解soPc的设计方法。
在内容的组织和编写风格上,力求做到结合新颖而详尽的设计实例、深入浅出、信息量大、注重实践和设计技巧。
VHDL硬件描述语言,以其强大的行为描述能力、灵活的语句表达风格和多层次的仿真测试手段,受到业界的普遍认同和广泛的接受。本书以实用性和可操作性为基点,以掌握基于VHDL的CPLD/FPGA开发能力为目标,通过细致的概念讲解、大量的设计实例,系统地讲述了VHDL硬件描述语言、CLPD/FPGA开发技术和逻辑电路的模块化设计方法。
目前,电子系统的设计已进入可编程片上系统SOPC时代。SOPC集成了硬核或软核CPU、锁相环、存储器、输入/输出接口及可编程逻辑,可以灵活、高效地解决SOC方案,大大缩短设计周期。本书第7章选用Altera公司的QuartusⅡ7.2作为soPc的设计工具,简要介绍soPc设计的流程,通过实例让读者了解soPc的设计方法。
在内容的组织和编写风格上,力求做到结合新颖而详尽的设计实例、深入浅出、信息量大、注重实践和设计技巧。
仕様
ブランド | Jingdong book |
ブランドテリトリー | 中国 |
免責声明
商品の価格、パッケージ、仕様などの情報は、事前に通知することなく変更される場合があります。私たちは商品情報を迅速に更新するよう努力していますが、実際に受け取った商品を基準にしてください。商品を利用する前に、常に商品に付属するラベル、警告、および説明を読んでください。
利用規約の全文を見ます


20+ 人が最近見ました



20+ 人が最近見ました
スキャンして共有
基于VHDL的CPLD/FPGA开发与应用
$25.73
現在は販売していません
この商品がいつ再入荷するか、分かりません。
1
消費期限
おすすめアイテム
Chi Forest
2オプション
アイスミルク風味ソーダ 乳酸菌風味炭酸飲料 15.2液量オンス×6【6パック】【脂肪0・低カロリー】
5.0
(1)

-33%
SONG CHAO
3オプション
炎を使わないアロマディフューザー 青と白の磁器の香り 天然大豆ワックス アロマティックヒーリング 西湖龍井 120ml
5.0
(1)
購読できました!
間もなくメールが届きます
あなたのメールアドレス :

Yamiアプリをダウンロードします
フィードバック
ご意見は私たちが共に改善するのに役立ちます
注意:ここではアドバイスやフィードバックの提供のみに利用します。ご註文、アフターサービスなどに関する相談があればどうぞ カスタマーサービスへ
問い合わせ内容を選択してください(少なくとも1つを選択してください)
メールアドレス*
有効なメールアドレスを入力してください
商品レビューを書いて、他のユーザーを助ける最初の人になりましょう。
レビューを書く